关于EDA、VHDL的体系研究

目录

1 引言 1

1.1 设计的目的 1

1.2 设计的基本内容 1

2  EDA、VHDL简介 3

3  设计规划过程 6

3.1 加法器与乘法器的原理 6

3.1.1四位二进制加法器的组成原理 6

3.1.2 四位二进制乘法器的组成原理 6

3.2加法器与乘法器的设计 6

3.2.1加法器的设计 6

3.2.2乘法器的设计 8

结束语 12

参考文献 14

附件： 15

s:out std_logic 15

s:out std_logic 16

a,b:in  std_logic_vector(3 downto 0); 16

1 引言

EDA（ElectronicDesign Automatic）技术的应用引起电子产品及系统开发的革命性变革。VHDL语言作为可编程逻辑器件的标准语言描述能力强，覆盖面广，抽象能力强，在实际应用中越来越广泛。

1.1 设计的目的

     本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过对四位二进制加法器和四位二进制乘法器的设计，巩固和综合运用所学课程，加深对数字电路和VHDL基本单元的理解，理论联系实际，提高设